

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-131637

(43)Date of publication of application: 09.05.2003

(51)Int.Cl.

G09G 3/36

G02F 1/133 G09G 3/20

(21)Application number: 2001-332106

(71)Applicant :

NEC KANSAI LTD

(22)Date of filing:

30.10.2001

(72)Inventor:

UEDA TOSHIAKI


(54) DRIVING CIRCUIT FOR DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To further reduce the power consumption of a

liquid crystal display device.

SOLUTION: In this driving circuit of the display device, a line period T1 is counted by a control register 70 and a timing signal regulating a precharge period T2 corresponding to the count value is generated in a timing generating circuit 60 and a switch control circuit 50 controls the switch of an output circuit 10 in this timing. When a moving picture is displayed (a line period T1d), the precharge period is controlled to a period T2d, and when a still picture is displayed (the line period T1S (>T1d)), the precharge period is controlled to a period T2S (>T2d). Moreover, a timing signal regulating a precharge period corresponding to a gradation voltage level is generated in the timing generating circuit 60 on the basis of the upper two bits of a data signal and the switch control circuit 50 controls the switch of the output circuit 10 in this timing.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-131637 (P2003-131637A)

(43)公開日 平成15年5月9日(2003.5.9)

(51) Int.Cl. ⁷		識別記号		FΙ			Ť	7]
G 0 9 G	3/36			G 0 9 G	3/36			2H093
G02F	1/133	550		G 0 2 F	1/133		550	5 C O O 6
		570					570	5 C O 8 O
		575					575	
G 0 9 G	3/20	611		G 0 9 G	3/20		611A	
			審查請求	未請求 請求	で項の数4	OL	(全 9 頁)	最終頁に続く

(21)出願番号 特臘2001-332106(P2001-332106)

(22)出顧日 平成13年10月30日(2001.10.30)

(71)出願人 000156950

関西日本電気株式会社

滋賀県大津市晴嵐2丁目9番1号

(72)発明者 植田 敏明

滋賀県大津市晴嵐2丁目9番1号 関西日

本電気株式会社内


最終頁に続く

(54) 【発明の名称】 表示装置の駆動回路

(57)【要約】

【課題】 ライン周期が長くなる静止画表示は、プリチャージ後のアクティブ状態となる時間が動画表示より長くなり、駆動回路の低消費電力化に対して改善の余地がある。

【解決手段】 ライン周期T1を制御レジスタ70にてカウントし、タイミング発生回路60にてこのカウント値に応じたプリチャージ期間T2に規制するタイミング信号を生成し、スイッチ制御回路50にて、このタイミングで、出力回路10のスイッチを制御する。動画表示(ライン周期T1 $_a$)のとき、期間T2 $_a$ に制御され、静止画表示(ライン周期T1 $_a$)に制御される。また、データ信号の上位2ビットに基づいて、タイミング発生回路60にて階調電圧レベルに応じたプリチャージ期間を規制するタイミング信号を生成し、スイッチ制御回路50にて、このタイミングで、出力回路10のスイッチを制御する。



【特許請求の範囲】

【請求項1】表示パネルのデータ線に対して、走査線の ライン周期ごとに、所定階調電圧を出力する出力回路を 具備した表示装置の駆動回路において、

出力回路は、プリチャージモードに制御されているプリ チャージ期間において、ブリチャージ電流以外の動作電 流が流れない回路構成のプリチャージ機能を有し、前記 プリチャージ期間の長さが、前記ライン周期の長さに応 じて制御されることを特徴とする駆動回路。

【請求項2】前記プリチャージ期間の長さが、さらに前 10 記所定階調電圧のレベルに応じた長さに制御されること を特徴とする請求項1記載の駆動回路。

【請求項3】表示パネルのデータ線に対して、走査線の ライン周期ごとに、プリチャージの後に所定階調電圧を 出力する表示装置の駆動回路において、

前記ライン周期をカウントする制御レジスタと、

前記プリチャージの期間をこのカウント値に応じた長さ に設定するタイミング信号を生成するタイミング発生回 路と、

このタイミング信号のタイミングに基づく制御信号を生 20 成するスイッチ制御回路とこの制御信号によりプリチャ ージ期間が制御され、このプリチャージ期間において、 プリチャージ電流以外の動作電流が流れない回路構成の ブリチャージ機能を有し、前記所定階調電圧を出力する 出力回路とを具備したことを特徴とする駆動回路。

【請求項4】前記タイミング信号が、前記所定階調電圧 の階調を示すmビットの上位k(2以上の整数)ビット のデータ信号を前記タイミング発生回路に供給して、前 記所定階調電圧のレベルに応じた長さに制御されること を特徴とする請求項3記載の駆動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は表示装置の駆動回路 に関し、詳しくは、容量性負荷からなる表示パネルのデ ータ線に階調電圧を供給する駆動回路に関する。

[0002]

【従来の技術】液晶表示装置は、薄型、軽量、低電力と いう特長から、携帯機器やノートパソコンなどの携帯端 末を始め様々な装置に用いられている。昨今の普及が目 覚しい携帯電話にも用いられており、急激な普及ととも 40 に携帯電話の液晶パネルのカラー化および大型化が進 み、それに伴い、省電力化の要求も強く、より低消費電 力の駆動回路が求められている。

【0003】特開平11-119750号公報には、省 電力化の要求に応えるために発明されたアクティブマト リクス駆動方式を用いた液晶表示装置の駆動回路が開示 されている。上記公報に示されているように、一般に、 アクティブマトリクス駆動方式を用いた液晶表示装置の 液晶パネルは、透明な画素電極および薄膜トランジスタ (TFT)を配置した半導体基板と、面全体に1つの透 50 側)に基づいて、表1に示すように、n=8 (=2の3)

明な電極を形成した対向基板と、これら2枚の基板を対 向させて間に液晶を封入した構造からなり、スイッチン グ機能を持つTFTを制御することにより各画素電極に 所定の電圧を印加し、各画素電極と対向基板電極との間 の電位差により液晶の透過率を変化させて画像を表示す るものである。半導体基板上には、各画素電極へ印加す る階調電圧を送るデータ線と、TFTのスイッチング制 御信号(走査信号)を送る走査線とが配線されている。 各走査線にはバルス状の走査信号が走査線駆動回路より 送られ、走査線に印加された走査信号がハイレベルのと き、データ線駆動回路よりその走査線につながるTFT が全てオンとなり、そのときにデータ線に送られた階調 電圧が、オンとなったTFTを介して画素電極に印加さ れる。そして、走査信号がローレベルとなり、TFTが オフ状態に変化すると、画素電極と対向基板電極との電 位差は、次の階調電圧が画素電極に印加されるまでの間 保持される。そして、各走査線に順次走査信号を送ると とにより、全ての画素電極に所定の階調電圧が印加さ れ、フレーム周期で階調電圧の書き替えを行うことによ り画像を表示することができる。

【0004】上記公報に開示された発明は、データ線駆 動回路のドライバ部(以下、出力回路という)に、従来 オペアンプを用いていたのに対して、オペアンプを用い ないものであり、上記公報に開示されているデータ線駆 動回路の出力回路を図3を参照して説明する。図におい て、10は出力回路で、共通ゲート電極を有する2つの PチャネルMOSトランジスタ1、2と2つのNチャネ ルMOSトランジスタ1'、2'とが設けられている。 入力電圧V.。はスイッチSW1を介してトランジスタ1 30 のソースに接続されるとともに、スイッチSW1'を介 してトランジスタ1'のソースに接続され、トランジス タ1のドレインおよびゲートはスイッチSW2を介して 電源電圧Vssに接続されるとともに、トランジスタ 1'のドレインおよびゲートはスイッチSW2'を介し て電源電圧 Vը 。 (> Vss) に接続される。トランジ スタ2のソースおよびトランジスタ2'のソースはデー タ線DLに接続され、トランジスタ2のドレインはスイ ッチSW4を介して電源電圧V。。 に接続されるととも に、トランジスタ2'のドレインはスイッチS₩4'を 介して電源電圧V。」に接続される。またデータ線DL はスイッチSW3を介して電源電圧Ⅴ。。に接続される とともに、スイッチSW3'を介して電源電圧Vsscに 接続される。

【0005】上述の出力回路10を用いた従来の液晶表 示装置のデータ線駆動回路100について、説明を簡明 にするために、データ線1本分を駆動するものとして、 図4を参照して説明する。データ線駆動回路100は、 出力回路10と、階調を示す、例えば、m=3ビットの データ信号DA=D3(上位側)、D2、D1(下位

乗)階調の階調電圧V1~V8(V1>V8)のうちの1つの階調電圧を出力回路10に供給するD/A変換回路20と、出力回路10に含まれるスイッチを制御するスイッチ制御回路30と、スイッチ制御回路30にタイミング信号を供給するタイミング発生回路40とを具備している。

[0006]

【表1】

VDD>V1>>V8>VSS					
	7-	夕信	-		
	D3	D2	D1		
VDD:プリ	チャー	ージリ	Ħ		
VI	O	0	0		
V2	0	0	1		
贈 V 3	0	1	0		
調 V4	0	1	1		
1€ V5	1	0	0		
圧 🗸	1	0	1		
V7	1	1	0		
V8	1	1	1		
VSS:フリ	チャー	-ジ1	Œ		

【0007】 このデータ線駆動回路100の動作を図5を参照して説明する。尚、図5はライン周期T1:時刻 $t0\sim t3$ として2ライン周期を示し、第1ライン周期 20 $T1_1$:時刻 $t0_1\sim t3_1$ は、プリチャージ期間T2:時刻 $t0_1\sim t2_1$ に電源電圧 V_0 0を出力後に、階調電圧 $V1\sim V4$ 0うちの1つの階調電圧として、例えばV2(実線)またはV4(点線)を出力し、第2ライン周期 $T1_2$:時刻 $t0_2\sim t3_2$ は、プリチャージ期間T2:時刻 $t0_2\sim t3_2$ は、プリチャージ期間T2:時刻 $t0_2\sim t3_2$ は、プリチャージ規間T2:時刻 $t0_2\sim t3_2$ は、プリチャージ規目T2:時刻 $T3_2$ に電源電圧 $T3_2$ に表記を開きるのを開きている。

[0008]また、このデータ線駆動回路100は、液 30晶を交流で駆動するために、ライン周期毎にデータ線の極性を反転し、同時に対向基板電極電位も変える日コモン反転駆動法が用いられ、例えば全面に黒を書き込む場合、データ信号DA="000"に基づき、ある一ライン周期の画素電極の電位がV1=5Vであれば、対向基板電極電位は $V_{com}=1V$ となり、次のライン周期の画素電極の電位がV8=1Vであれば、対向基板電極電位は $V_{com}=5V$ となり、データ信号DA="000"に対する階調電圧は、正印加のときV1、負印加のときV8となるが、以下の動作説明では、第1ライン周期V11、と第V12 とでデータ線の極性を反転せず同一極性のライン周期として説明する。

【0009】タイミング発生回路40において、ライン周期T1を規制するライン周期信号が内部生成され(図5の(A))、このライン周期信号の周期ごとに期間T3:時刻t0~t1をパルス波形とする第1タイミング信号と、期間T2:時刻t0~t2をパルス波形とする第2タイミング信号とが生成され(図5の(B)、

(C))、これらのタイミング信号がスイッチ制御回路 30に供給される。また、スイッチ制御回路30には、

データ信号DAの上位1ビット信号D3が供給される。 【0010】スイッチ制御回路30において、第1タイミング信号に基づいて、時刻t0にスイッチSW1(SW1')、SW2(SW2')をそれぞれ、オフ、オン、時刻t1にスイッチSW1(SW1')、SW2(SW2')をそれぞれ、オン、オフに切替える制御信号が生成される(図5の(D),(E))とともに、第2タイミング信号に基づいて、時刻t0にSW4(SW4')をオフ、時刻t2にスイッチSW4(SW4')をオンに切替える制御信号が生成され(図5の

(H))、これらの制御信号が出力回路10に供給される。また、スイッチ制御回路30において、ビット信号 D3と第2タイミング信号に基づいて、D3="0"のとき、スイッチSW3を時刻 t0にオン、時刻 t2にオフ、D3="1"のとき、スイッチSW3'を時刻 t0にオン、時刻 t2にオフに切替える制御信号がそれぞれ生成され(図5の(F),(G))、これらの制御信号も出力回路10に供給される。

【0011】先ず、第1ライン周期T1」に階調電圧V 2 (実線)を出力し、第2ライン周期T12 に階調電圧 V7 (実線)を出力する場合について説明する。先ず、 第1ライン周期T11において、時刻t01にて、デー タ信号DA= "001"がD/A変換回路20に供給さ れるとともに、データ信号DA= "001"の上位1ビ ット信号D3= "0"がスイッチ制御回路30に供給さ れる。また、タイミング発生回路40から第1タイミン グ信号および第2タイミング信号がスイッチ制御回路3 Oに供給される。データ信号DA= "OO1" がD/A 変換回路20に供給されると、D/A変換回路20から 階調電圧V2が出力回路10の入力電圧V,。として出力 回路10に供給される。ビット信号D3= "0"、第1 タイミング信号および第2タイミング信号がスイッチ制 御回路30に供給されると、スイッチ制御回路30から の制御信号により、出力回路10は以下のように動作す

【0012】時刻t0,にて、スイッチSW3、SW3'、SW4(SW4')が、それぞれ、オン、オフ、オフとされ、プリチャージモードに入る(図5の(F)、(G)、(H))。この結果、出力電圧Vout は電圧Vout は電圧Vout は電圧Vout はで、それぞれ、オフ、オンとされ、時刻t1,にて、それぞれ、オフ、オンとされ、時刻t1,にて、それぞれ、オン、オフとされる(図5の(D)、(E))。次に、時刻t2,にて、スイッチSW3、SW4(SW4')は、それぞれ、オフ、オンとされ、プリチャージ期間T2からなるプリチャージモードは終了する(図5の(F)、(H))。この状態において、トランジスタ2がソースフォロワとして作用するので、出力電圧Voutは、時刻t2,から所定時間後に入力電圧 Vin=V2とほぼ等しくなり、この状態が時刻t3,ま

で維持される(図5の(I))。出力回路10は、ブリチャージモードに制御されているブリチャージ期間において、ブリチャージ電流以外の動作電流が流れない回路構成を有しているため、期間T1、に出力回路10において消費される電力は、ブリチャージ期間T2においては、出力電圧 V_{out} が完全に電圧 V_{op} まで達するとゼロとなるが、出力回路100がアクティブ状態(時刻 t2 ~t3)においては、出力電圧 V_{out} が目的の出力電圧 V_{out} まで達した後も一定の電力を消費する(図5の(J))。

【0013】次に、第2ライン周期T12において、時刻t02にて、データ信号DA= "110"がD/A変換回路20に供給されるとともに、データ信号DA= "110"がD/A変換回路20に供給される。とともに、データ信号DA= "110"がD/A変換回路30に供給される。また、タイミング発生回路40から第1タイミング信号および第2タイミング信号がスイッチ制御回路30に供給される。データ信号DA= "110"がD/A変換回路20に供給されると、D/A変換回路20から階調電圧V7が出力回路10の入力電圧Vinとして出力回路10に供給される。ビット信20号D3= "1"、第1タイミング信号および第2タイミング信号がスイッチ制御回路30に供給されると、スイッチ制御回路30からの制御信号により、出力回路10は以下のように動作する。

【0014】時刻t02 (t31)にて、スイッチSW 3、SW3'、SW4(SW4')が、それぞれ、オ フ、オン、オフとされ、プリチャージモードに入る(図 5の(F)、(G)、(H))。この結果、出力電圧V 。utは電圧Vsss で低下する(図5の(I))。スイ ッチSW1 (SW1')、SW2 (SW2')は、時刻 t 0。にて、それぞれ、オフ、オンとされ、時刻 t 1。 にて、それぞれ、オン、オフとされる(図5の(D)、 (E))。次に、時刻t22にて、スイッチSW3'、 SW4(SW4') は、それぞれ、オフ、オンとされ、 プリチャージ期間T2からなるプリチャージモードは終 了する(図5の(G)、(H))。この状態において、 トランジスタ2'がソースフォロワとして作用するの で、出力電圧V。utは、時刻t22から所定時間後に入 力電圧V.。= V7とほぼ等しくなる(図5の(1))。 期間T12に出力回路10において消費される電力は、 ブリチャージ期間T2においては、出力電圧V。utが完 全に電圧Vss まで達するとゼロとなるが、出力回路1 Oがアクティブ状態(時刻t22~t32)において は、出力電圧V。」、が目的の出力電圧V。」、まで達した後 も一定の電力を消費する(図5の(J))。

【0015】次に、第1ライン周期T1」に階調電圧V と、タイミング発生回路40でT1。くT1。となるラ4(点線)を出力し、第2ライン周期T1。に階調電圧 V5(点線)を出力する場合について説明する。先ず、 タイミング発生回路40で生成される第2タイミング信第1ライン周期T1」において、時刻 10」にて、デー 10のパルス幅は、動画表示、静止画表示にかかわらず一 タ信号10 11 が 11 が 12 が 13 定幅に設定されており、各ライン周期におけるブリチャ

れるとともに、データ信号DA= "011" の上位1ビ ット信号D3= "0" がスイッチ制御回路30に供給さ れる。また、タイミング発生回路40から第1タイミン グ信号および第2タイミング信号がスイッチ制御回路3 0に供給される。データ信号DA= "011" がD/A 変換回路20に供給されると、D/A変換回路20から 階調電圧V4が出力回路10の入力電圧Vicとして出力 回路10に供給される。ビット信号D3= "0"、第1 タイミング信号および第2タイミング信号がスイッチ制 御回路30に供給されると、スイッチ制御回路30から の制御信号により、出力回路10は階調電圧V2のとき と同様に動作し、出力電圧V。」、は、時刻t01~t2 」のプリチャージ期間T2に電圧V。」となり、時刻 t 2. から所定時間後に入力電圧Vin=V4とほぼ等しく なる。時刻t21から出力電圧V。」、として階調電圧V 4に到達するまでの所定時間は、階調電圧V2に到達す るまでの所定時間より長い(図5の(1))。

【0016】次に、第2ライン周期T12において、時 刻t 0 2 にて、データ信号DA = "100" がD/A変 換回路20に供給されるとともに、データ信号DA= "100"の上位1ビット信号D3="1"がスイッチ 制御回路30に供給される。また、タイミング発生回路 40から第1タイミング信号および第2タイミング信号 がスイッチ制御回路30に供給される。データ信号DA = "100" がD/A変換回路20に供給されると、D /A変換回路20から階調電圧V5が出力回路10の入 力電圧V: として出力回路10に供給される。ビット信 号D3="1"、第1タイミング信号および第2タイミ ング信号がスイッチ制御回路30に供給されると、スイ ッチ制御回路30からの制御信号により、出力回路10 は階調電圧V7のときと同様に動作し、出力電圧V。」。 は、時刻t02~t22のプリチャージ期間T2に電圧 Vssとなり、時刻t22から所定時間後に入力電圧V :。= V 5 とほぼ等しくなる。時刻 t 2 2 から出力電圧 V 。」、として階調電圧V5に到達するまでの所定時間は、 階調電圧V7に到達するまでの所定時間より長い(図5 の(I))。

[0017]

【発明が解決しようとする課題】ところで、例えば、携 帯電話に用いられる液晶パネルは、待機状態のとき、通 常、静止画表示に設定され、各ライン周期は、動画表示 のときより長く設定される。データ線駆動回路100の 場合、図5において、ライン周期T11、T12を、動 画表示のときライン周期T11=T12=T1a、静止 画表示のときライン周期T11=T12=T1sとすると、タイミング発生回路40でT1a<T1sとなるライン周期信号が内部生成されることになる。このとき、タイミング発生回路40で生成される第2タイミング信号のパルス幅は、動画表示、静止画表示にかかわらず一 定幅に設定されており 各ライン周期におけるプリチャ

ージ期間は、動画表示、静止画表示にかかわらずプリチ ャージ期間=T2と一定である。そのため、静止画表示 のときのアクティブ状態となる時間T1s-T2が動画 表示のときのアクティブ状態となる時間T1。- T2よ り長くなり、図5(J)に示したように、その間も、電 力が消費されるので、より低消費電力の駆動回路が求め られているのに対して改善の余地がある。また、プリチ ャージ期間後、出力電圧Vallが目的の階調レベルに到 達するまでの時間は、プリチャージ電圧と階調電圧との 差が小さいほうが短いため、例えば、Vぃぃに対して電 10 圧差が大きいV4より小さいV2のほうが短いため、目 的の階調レベルに到達した後のアクティブ状態の時間 は、プリチャージ電圧と階調電圧との差が小さいほうが 長くなり、この時間が長いとこの時間における消費電力 も大きくなり、より低消費電力の駆動回路が求められて いるのに対して改善の余地がある。従って、本発明の目 的は、液晶表示装置の駆動回路の消費電力をより低減す ることにある。

[0018]

【課題を解決するための手段】本発明の表示装置の駆動 回路は、表示バネルのデータ線に対して、走査線のライ ン周期ごとに、所定階調電圧を出力する出力回路を具備 した表示装置の駆動回路において、出力回路は、プリチ ャージモードに制御されているプリチャージ期間におい て、プリチャージ電流以外の動作電流が流れない回路構 成のプリチャージ機能を有し、前記プリチャージ期間の 長さが、前記ライン周期の長さに応じて制御されること を特徴とする。上記の駆動回路において、前記プリチャ ージ期間の長さが、さらに前記所定階調電圧のレベルに 応じた長さに制御されることを特徴とする。また、本発 30 明の表示装置の駆動回路は、表示パネルのデータ線に対 して、走査線のライン周期ごとに、プリチャージの後に 所定階調電圧を出力する表示装置の駆動回路において、 前記ライン周期をカウントする制御レジスタと、前記プ リチャージの期間をこのカウント値に応じた長さに設定 するタイミング信号を生成するタイミング発生回路と、 このタイミング信号のタイミングに基づく制御信号を生 成するスイッチ制御回路と、この制御信号によりプリチ ャージ期間が制御され、このブリチャージ期間におい て、プリチャージ電流以外の動作電流が流れない回路構 成のプリチャージ機能を有し、前記所定階調電圧を出力 する出力回路とを具備したことを特徴とする。上記の駆 動回路において、前記タイミング信号が、前記所定階調 電圧の階調を示すmビットの上位 k (2以上の整数) ビ ットのデータ信号を前記タイミング発生回路に供給し て、前記所定階調電圧のレベルに応じた長さに制御され ることを特徴とする。

[0019]

【発明の実施の形態】以下、本発明の一実施例の液晶表示装置の駆動回路について、説明を簡明にするために、

データ線1本分を駆動するものとして、図1を参照して説明する。尚、図4と同一のものは、同一符号を付して、その説明の一部を省略する。図において200はデータ線駆動回路で、図4に示したものと同一の出力回路10およびD/A変換回路20と、出力回路10に含まれるスイッチを制御するスイッチ制御回路50と、スイッチ制御回路50にタイミング信号を供給するタイミン

グ発生回路60と、ライン周期信号の周期をカウント し、そのカウント値を蓄えタイミング発生回路60に供 給する制御レジスタ70とを具備している。

【0020】このデータ線駆動回路200の動作を図2 を参照して説明する。尚、図2には、図5の第1ライン 周期T11:時刻t01~t3, に対応するものとし て、図2の(1)に動画表示のときのライン周期T1a を示し、図2の(2)に静止画表示のときのライン周期 T1sを示す。ライン周期T1aは、プリチャージ期間 T2a1:時刻t0a~t2a1に電源電圧Vppを出 力後に、階調電圧V1~V2のうちの1つの階調電圧と して、例えばV2 (実線)を出力し、プリチャージ期間 T2a2:時刻t0a~t2a2に電源電圧Vppを出 力後に、階調電圧V3~V4のうちの1つの階調電圧と して、例えばV4(点線)を出力する場合を例として示 す。ライン周期T1sは、プリチャージ期間T2s1: 時刻tOs~t2s1に電源電圧Vnnを出力後に、階 調電圧V1~V2のうちの1つの階調電圧として、例え ばV2 (実線)を出力し、プリチャージ期間T2s2: 時刻tOs~t2s2に電源電圧Vppを出力後に、階 調電圧V3~V4のうちの1つの階調電圧として、例え ばV4(点線)を出力する場合を例として示す。

02~t32に対応するものとして、階調電圧V5~V8を出力する場合の例は、第1ライン周期T11に対応するものに準じるので図2での図示および説明を省略する。また、本実施例における第1タイミング信号に基づくSW1(SW1')、SW2(SW2')の動作は、従来技術で説明した動作と同様であり、図5の(B)、(D)、(E)に対応する図2での図示およびその説明を省略する。また、第2タイミング信号に基づくSW3(SW3')、SW4(SW4')の動作も、従来技術で説明した動作に準じるので、図5の(C)に対応する図は、図2で図示するが、(F)、(G)、(H)に対応する図2での図示およびその説明は省略する。

【0021】尚、図5の第2ライン周期T12:時刻t

【0022】先ず、動画表示のときのライン周期T1aについて説明する。制御レジスタ70において、動画表示のときのライン周期T1aを規制するライン周期信号が供給される(図2の(1)の(A))と、ライン周期T1aがカウントされ、そのカウント数が記憶され、そのカウント信号がタイミング発生回路60に供給される。また、タイミング発生回路60には、データ信号D50Aの上位k=2ビット信号D3、D2が供給される。

【0023】タイミング発生回路60において、カウン ト信号の周期でとに、期間T3:時刻t0~t1をパル ス波形とする第1タイミング信号が生成されるととも に、カウント信号に基づき、期間T2a:時刻t0a~ t 2 a をパルス波形とする第2タイミング信号が生成さ れる。ここで、第2タイミング信号としては、2ビット 信号D3、D2に基づき、表2に示すように、期間T2 ai:時刻t0a~t2aiをパルス波形とする第2 (1) タイミング信号、または、期間T2a2:時刻t $0_a \sim t 2_{d2}$ をパルス波形とする第2(2)タイミン 10 グ信号が生成される(図2の(1)の(C))。そし て、これらのタイミング信号がスイッチ制御回路50に 供給される。また、スイッチ制御回路50には、データ 信号DAの上位1ビット信号D3が供給される。

[0024]

【表2】

Zu / ZuZ, Zu / ZuZ				
データ	信号	プリチャージ房間		
D3	D2	T2		
<u> </u>	0	T2d1,T2a1		
0	1	T2d2,T2s2		
1	0	T2d2,T2s2		
1 1	1	T2d1,T2e1		

【0025】スイッチ制御回路50において、第1タイ ミング信号に基づいて、従来技術欄で説明したのと同様 (SW1')、SW2(SW2')を切替える制御信号がそれぞれ生成され、これらの制御 信号が出力回路10に供給される。また、スイッチ制御 回路50において、第2(1)タイミング信号のタイミ ング、または、第2(2)タイミング信号のタイミング で、ビット信号D3に基づいて、従来技術欄で説明した 30 のに準じて、スイッチSW3 (SW3')、SW4 (S ₩4')を切替える制御信号がそれぞれ生成され、これ らの制御信号が出力回路10に供給される。

【0026】次に、動画表示のときのライン周期T1a において、先ず、階調電圧V2(実線)を出力する場合 について説明する。時刻tOaにて、データ信号DA= "001" がD/A変換回路20に供給されるととも に、データ信号DAの上位2ビット信号D3、D2= "00"がタイミング発生回路60に供給され、上位1 ビット信号D3= "0"がスイッチ制御回路50に供給 される。また、制御レジスタ70からタイミング発生回 路60に、動画表示のときのライン周期T1。のカウン ト信号が供給される。そして、タイミング発生回路60 からスイッチ制御回路50に、第1タイミング信号が供 給されるとともに、2ビット信号D3、D2= "00" とカウント信号に基づき、期間T2。1:時刻t0。~ t2a1をパルス波形とする第2(1)タイミング信号 が供給される(図2の(1)の(C)の実線)。データ 信号DA= "001"がD/A変換回路20に供給され

10の入力電圧V:。として出力回路10に供給される。 上位1ビット信号D3="0"、第1タイミング信号お よび第2(1)タイミング信号がスイッチ制御回路50 に供給されると、スイッチ制御回路50からの制御信号 により、出力回路10は従来技術欄で説明したのに準じ て動作し、出力電圧Vautは、時刻tOa~t2a1の プリチャージ期間T2anに電圧V。。となり、時刻t 2 a 」から所定時間後に入力電圧Via=V2とほぼ等し くなる(図2の(1)の(I)の実線)。

【0027】次に、階調電圧V4(点線)を出力する場 合について説明する。時刻 t O a にて、データ信号DA = "011" がD/A変換回路20に供給されるととも に、データ信号DAの上位2ビット信号D3、D2= "01"がタイミング発生回路60に供給され、上位1 ビット信号D3="0"がスイッチ制御回路50に供給 される。また、制御レジスタ70からタイミング発生回 路60に、動画表示のときのライン周期T1 a のカウン ト信号が供給される。そして、タイミング発生回路60 からスイッチ制御回路50に、第1タイミング信号が供 20 給されるとともに、2ビット信号D3、D2= "01" とカウント信号に基づき、期間T2a2:時刻t0a~ t2a2をパルス波形とする第2(2)タイミング信号 が供給される(図2の(1)の(C)の点線)。データ 信号DA= "011" がD/A変換回路20に供給され ると、D/A変換回路20から階調電圧V4が出力回路 10の入力電圧Vィ,として出力回路10に供給される。 上位1ビット信号D3="0"、第1タイミング信号お よび第2(2)タイミング信号がスイッチ制御回路50 に供給されると、スイッチ制御回路50からの制御信号 により、出力回路10は従来技術欄で説明したのに準じ て動作し、出力電圧Voutは、時刻tOa~t2a2の プリチャージ期間T2az に電圧V。。となり、時刻 t 2. 。から所定時間後に入力電圧V.。= V 4 とほぼ等し くなる(図2の(1)の(1)の点線)。

【0028】次に、静止画表示のときのライン周期T1 s について説明する。制御レジスタ70において、静止 画表示のときのライン周期T1。を規制するライン周期 信号が供給される(図2の(2)の(A))と、ライン 周期T1。がカウントされ、そのカウント数が記憶さ 40 れ、そのカウント信号がタイミング発生回路60に供給 される。また、タイミング発生回路60には、データ信 号DAの上位k=2ビット信号D3、D2が供給され

【0029】タイミング発生回路60において、カウン ト信号の周期ごとに、期間T3:時刻t0~t1をパル ス波形とする第1タイミング信号が生成されるととも に、カウント信号に基づき、期間T2s:時刻t0s~ t 2 s をパルス波形とする第2タイミング信号が生成さ れる。ここで、第2タイミング信号としては、2ビット ると、D/A変換回路20から階調電圧V2が出力回路 50 信号D3、D2に基づき、表2に示すように、期間T2

【0030】スイッチ制御回路50において、第1タイミング信号に基づいて、従来技術欄で説明したのと同様に、スイッチSW1(SW1)、SW2(SW2)を切替える制御信号がそれぞれ生成され、これらの制御信号が出力回路10に供給される。また、スイッチ制御回路50において、第2(1)タイミング信号のタイミング、または、第2(2)タイミング信号のタイミングで、ビット信号D3に基づいて、従来技術欄で説明したのに準じて、スイッチSW3(SW3)、SW4(SW4)を切替える制御信号がそれぞれ生成され、これらの制御信号が出力回路10に供給される。

【0031】次に、静止画表示のときのライン周期T1 s において、先ず、階調電圧V2 (実線)を出力する場 20 合について説明する。時刻tOsにて、データ信号DA = "001" がD/A変換回路20に供給されるととも に、データ信号DAの上位2ビット信号D3、D2= "00"がタイミング発生回路60に供給され、上位1 ビット信号D3= "0"がスイッチ制御回路50に供給 される。また、制御レジスタ70からタイミング発生回 路60に、静止画表示のときのライン周期T1sのカウ ント信号が供給される。そして、タイミング発生回路6 0からスイッチ制御回路50に、第1タイミング信号が 供給されるとともに、2ビット信号D3、D2= "0 0" とカウント信号に基づき、期間T2s1:時刻t0 s~t2s1をパルス波形とする第2(1)タイミング 信号が供給される(図2の(2)の(C)の実線)。デ ータ信号DA= "001"がD/A変換回路20に供給 されると、D/A変換回路20から階調電圧V2が出力 回路10の入力電圧Viaとして出力回路10に供給され る。上位1ビット信号D3="0"、第1タイミング信 号および第2(1)タイミング信号がスイッチ制御回路 50に供給されると、スイッチ制御回路50からの制御 信号により、出力回路10は従来技術欄で説明したのに 40 準じて動作し、出力電圧V。」は、時刻t0s~t2 s i のプリチャージ期間T2 s i に電圧V n n となり、 時刻t2s」から所定時間後に入力電圧Vin=V2とほ ぼ等しくなる。(図2の(2)の(I)の実線)。

 12

れる。また、制御レジスタ70からタイミング発生回路 60に、静止画表示のときのライン周期T1sのカウン ト信号が供給される。そして、タイミング発生回路60 からスイッチ制御回路50に、第1タイミング信号が供 給されるとともに、2ビット信号D3、D2= "01" とカウント信号に基づき、期間T2。2:時刻t0。~ t2s2をバルス波形とする第2(2)タイミング信号 が供給される(図2の(2)の(C)の点線)。データ 信号DA="011"がD/A変換回路20に供給され ると、D/A変換回路20から階調電圧V4が出力回路 10の入力電圧V.。として出力回路10に供給される。 上位1ビット信号D3="0"、第1タイミング信号お よび第2(2)タイミング信号がスイッチ制御回路50 に供給されると、スイッチ制御回路50からの制御信号 により、出力回路10は従来技術欄で説明したのに準じ て動作し、出力電圧Voutは、時刻tOs~t2s2の プリチャージ期間T2s2 に電圧Vooとなり、時刻t 2 s 2 から所定時間後に入力電圧V₁₀ = V 4 とほぼ等し くなる(図2の(2)の(1)の点線)。

【0033】以上に説明したように、ライン周期の長さ に応じて、また、さらに、階調電圧のレベルに応じて、 プリチャージ期間の長さを制御するので、ライン周期に おけるアクティブ状態の期間を短くでき、より低消費電 力の駆動回路を提供することができる。尚、上記実施例 において、出力回路をMOSトランジスタで構成した場 合について説明したが、他のゲート絶縁型トランジスタ で構成しても同様の作用と効果を得ることができる。ま た、出力回路は、図3に示した回路に限定されることな く、プリチャージ機能を有し、プリチャージモードに制 御されているプリチャージ期間において、プリチャージ 電流以外の動作電流が流れないものであれば、本発明の 駆動回路に使用することができる。また駆動回路は、液 晶パネル以外の容量性負荷からなる表示パネルのデータ 線に階調電圧を供給する駆動回路にも用いることができ る。

[0034]

【発明の効果】以上説明したように本発明によれば、プリチャージ期間をライン周期の長さに応じて制御して、出力回路のアクティブ状態を必要最低限の長さにすることにより、消費電力を低減できる。また、さらに、プリチャージ期間を階調電圧のレベルに応じて制御して、出力回路のアクティブ状態を必要最低限の長さにすることにより、さらに消費電力を低減できる。

【図面の簡単な説明】

【図1】 本発明の一実施例の液晶表示装置の駆動回路 を示すブロック図。

【図2】 図1の駆動回路の回路動作を示すタイミング図。

【図3】 液晶表示装置の駆動回路に用いられる出力回 窓を示す回路図 【図4】 図3の出力回路を用いた従来の液晶表示装置の駆動回路を示すブロック図。

13

[図5] 図4の駆動回路の回路動作を示すタイミング図。

【符号の説明】


*10 出力回路

20 D/A変換回路


50 スイッチ制御回路

60 タイミング発生回路

* 70 制御レジスタ



【図5】



フロントページの続き

(51)Int.Cl. ⁷		識別記号	FΙ		テーマコード(参考)
G09G	3/20	623	G 0 9 G	3/20	6 2 3 B
		6 4 1			6 4 1 C
		660			660U

F ターム(参考) 2H093 NA51 NB14 NC02 NC11 NC16 NC24 NC34 ND39

5C006 AA01 AA02 AA16 AC21 AF42

AF45 AF51 AF52 AF53 AF69

AF71 AF83 BB15 BC03 BC12

FA47

5C080 AA10 BB05 DD26 EE19 FF11 JJ02 JJ03 JJ04 KK07